新闻资讯

半导体技术在不断改进。先锋制造商已经开始大规模生产22/20nm工艺产品，并仍在开发15nm技术，目标是在2~3年内实现大规模生产。然而，尽管技术在不断进步，但许多技术人员都有一种孤立感。因为技术创新的关键在于小型化令人担忧。决定微粉化成败的蚀刻技术还没有找到突破，微粉化带来的成本优势越来越难以确定。另一方面，在2011年，有一个非常令人关切的话题。英特尔宣布三维晶体管的实际应用，台积电宣布建设450mm晶圆生产线。这些技术正在逐步扩展到整个行业。

在大规模生产中采用EUV光刻技术已经太晚了。

“22nm工艺产品的大规模生产始于2011年。2013年和2015年，14nm和10nm工艺产品将分别批量生产，“工艺开发将保持两年内推进一代的速度”。先驱者们没有表现出减缓改进步伐的迹象，即“继续摩尔定律”。但这个行业仍然有一种孤立感。原因是，通过小型化本应获得的成本效益越来越难以感觉到。

半导体行业几十年来一直在推动小型化的原因是，小型化就像一种“万能的法宝”。也就是说，只有通过小型化，才能同时提高性能、功耗和成本等各个方面。然而，随着小型化的推进，这种通用的神奇武器逐渐退居二线。首先，仅通过小型化很难降低功耗。其次，仅通过小型化很难提高性能。目前，在实现小型化的同时，通过引入各种升压技术（旨在提高晶体管性能的技术）来提高性能。但成本优势即将达到极限。

越来越难以实现成本优势的主要原因是蚀刻成本的上升。在未来的小型化中，业界所期待的EUV光刻尚未作为一种可以抑制蚀刻成本增加并实现小型化的技术投入实际使用。因此，必须使用高成本蚀刻技术来大规模生产半导体。在22/20nm工艺产品中，公司采用ArF浸没曝光技术而不是EUV光刻技术。虽然EUV光刻是2013~2014年大规模生产的15nm工艺产品的第一个候选技术，但ArF浸液+二次图形（DP）技术已经准备好作为备用技术。然而，这些延长ArF浸没暴露寿命的技术工艺数量众多且成本高昂。如果可能的话，我仍然希望稳步推进EUV光刻技术的发展，并使用EUV光刻技术。

EUV光源的输出功率无法提高。

EUV光刻技术发展不能取得进展的最大原因是EUV光源的输出功率不足。如果EUV光源的输出功率是原定的，那么应该是100kW@IF（中间焦点位置的输出）250kW@IF2012年。然而，截至2010年秋季，研究水平数据（冠军数据）仅为20~40kW@IF左右，远未达到最初的目标。因此，从事EUV光源开发的公司计划在2011年扭转局面，实现2011年的目标。

进入2011年后，这一计划从一开始就遭遇了挫折。2011年，EUV曝光设备开始配备光源，这需要实际的输出功率，而不是研究水平的数据。因此，20~40 kW@IF光源的输出功率没有得到提高，而是陷入了停滞甚至降低的困境。之后，经过春秋的努力，虽然性能逐渐提高，但最终的输出功率仅为30kW@IF在实践层面。虽然数据从研究水平提高到实际水平，但年内输出功率的绝对值几乎没有改善。

对于如此缓慢的速度，半导体技术人员有两种观点。一些技术人员认为EUV光源制造商是“狼来了的孩子”，而另一些人则认为半导体制造商和曝光设备制造商向EUV光源制造商提出了不切实际的时间表计划。无论如何，实施时间100kW@IF又推迟了一年，直到2012年年中。这意味着实现时间250kW@IF大规模生产阶段所需的材料将在稍后提供。

从目前EUV光源的发展情况来看，即使未来的发展是按照EUV光源制造商提到的“最佳案例”进行的，也不确定它是否只能勉强赶上2013~2014年开始批量生产的15nm产品。如果将来实现时间会延迟，15nm是不用说的，也不知道它是否可以在接下来的12~10nm中使用。业内一些人开始认为“EUV光刻的实用时间将在2018年之后”。

实际时间的延迟为EUV光刻的实际应用带来了新的课题。也就是说，存在EUV光刻可以解决的图案尺寸偏离实际使用所需的图案尺寸的问题。EUV光刻的光源波长为13.5nm。为了支持12~10nm后的技术，需要各种超分辨率技术（RET）。然而，如果引入RET，这次EUV光刻将再次出现蚀刻成本上升的问题。蚀刻技术人员指出，“EUV光刻有错过大规模生产引入机会的危险”，这种观点越来越有可能出现。

英特尔推出了22nm工艺的三维晶体管，其他公司也开始进口15mm工艺的晶体管。

2011年，与半导体技术相关的最大话题是三维晶体管的实用性。2011年5月，英特尔公司宣布将采用三维晶体管。该公司的三维晶体管“Tri-Gate”的结构与Fin FET相似，栅电极布置在沟道的两侧和上三个方向上。它将用于2011年底批量生产的22nm微处理器。

业内许多公司，如台积电和GLOBALFOUNDRIES，都表示将从2014年左右开始大规模生产的15nm工艺中引入三维晶体管。对于这种差异，台积电表示：“根据我们的研究结果，平面结构可以在20nm之前充分发挥其性能”。此外，台积电还承认，如果引入三维晶体管，将在设计支持方面带来巨大负担。22/20nm工艺可以通过使用平面结构和三维结构来实现所需的性能。由于英特尔公司是由自己的公司制造的芯片，设计支持负载很轻，而台积电和GLOBALFOUNDRIES则与其他公司签订了制造芯片的合同，因此设计支持更为重要。这种商业形式的差异很可能导致三维晶体管的引入时间不一致。

此外，不仅晶体管的结构，而且其组成在未来也会发生很大变化。为了提高晶体管的性能，我们正在考虑用锗（Ge）和III-IV材料代替长期使用的硅（Si）。通过推进这一改进，晶体管技术有望小型化到8nm。